FPGA板载晶振频率有哪些
作者：
扬兴科技
日期：2025-12-23
浏览量：
Q：FPGA板载晶振频率有哪些
A：根据FPGA开发板的不同功能模块，晶振频率的选择也有所不同：
1、通用系统时钟 (最常见)：50MHz / 40MHz / 25MHz
这是FPGA内部逻辑设计最常用的“心跳”来源。早期的很多开发板习惯用50MHz，因为它易于分频和倍频。现在很多低功耗或低成本方案也会使用25MHz或40MHz作为主时钟输入。
2、高速接口专用时钟:
①100 MHz (LVDS/HCSL)
PCIe: 几乎是PCIe接口的标配参考时钟（Refclk）。
DDR3/DDR4: 很多存储器接口设计使用100MHz或200MHz作为参考时钟。
②156.25 MHz: 10G Ethernet, 专门用于10Gbps速率的以太网通信和SFP+光模块。
③125 MHz:千兆以太网: 用于GMII接口或SGMII接口的参考时钟。
3、视频与多媒体应用
①27 MHz 广播电视和多媒体设备中经典的频率，常用于HDMI、DVI或DisplayPort的视频时钟输入。
②148.5 MHz 高分辨率视频（如1080p60）的像素时钟，常用于SDI（Serial Digital Interface）参考时钟。
4、配置与辅助时钟
①32.768 kHz : 通常用于FPGA内部的实时时钟（RTC）计数，或者作为低功耗模式下的唤醒时钟。
②24 MHz:常见于一些国产FPGA（如高云、安路）或特定SoC（如全志A40i+FPGA架构）的系统时钟源。
推荐阅读
